สถาปัตยกรรมมิปส์
มิปส์ (อังกฤษ: MIPS; ย่อมาจาก Microprocessor without Interlocked Pipelined Stages)[1] เป็นตระกูลของสถาปัตยกรรมชุดคำสั่งแบบคอมพิวเตอร์ลดทอนคำสั่ง (ริสก์)[2]: A-1 [3]: 19 ซึ่งพัฒนาโดยมิปส์คอมพิวเตอร์ซิสเต็มส์ ซึ่งปัจจุบันคือมิปส์เทคโนโลยีส์ โดยมีสำนักงานอยู่ในสหรัฐอเมริกา
มิปส์มีหลายเวอร์ชัน ได้แก่ มิปส์ I, II, III, IV และ V รวมถึงมิปส์32/64 ซึ่งมีทั้งหมด 5 รุ่นย่อย โดยมิปส์32 และมิปส์64 รองรับการประมวลผลแบบ 32 บิต และ 64 บิต ตามลำดับ สถาปัตยกรรมมิปส์รุ่นแรก ๆ เป็นแบบ 32 บิต ส่วนรุ่น 64 บิตได้รับการพัฒนาขึ้นในภายหลัง โดยเวอร์ชันปัจจุบันของมิปส์คือ มิปส์32/64 รีลีส 6[4][5] ซึ่งมิปส์32/64 แตกต่างจากมิปส์ I–V เป็นหลักตรงที่มีการกำหนดซิสเต็มคอนโทรลโคโพรเซสเซอร์ (System Control Coprocessor) ซึ่งทำหน้าที่รองรับโหมดใจกลางที่มีสิทธิพิเศษ (privileged kernel mode) เพิ่มเติมจากสถาปัตยกรรมในโหมดผู้ใช้ (user mode)
สถาปัตยกรรมมิปส์มีส่วนขยายที่เป็นตัวเลือกหลายรูปแบบ ได้แก่ มิปส์-3ดี (MIPS-3D) ซึ่งเป็นชุดคำสั่งซิมดีแบบจุดลอยตัวอย่างง่ายที่ออกแบบมาโดยเฉพาะสำหรับคอมพิวเตอร์กราฟิกส์สามมิติ[6] เอ็มดีเอ็มเอกซ์ (MDMX) หรือแมดแมกซ์ (MaDMaX) ซึ่งเป็นชุดคำสั่งซิมดีแบบจำนวนเต็มที่มีความครอบคลุมมากขึ้น โดยใช้เรจิสเตอร์จุดลอยตัวขนาด 64 บิต มิปส์16อี (MIPS16e) ซึ่งเพิ่มการบีบอัดชุดคำสั่งเพื่อลดปริมาณหน่วยความจำที่โปรแกรมต้องใช้[7] และมิปส์ เอ็มที (MIPS MT) ซึ่งเพิ่มความสามารถด้านมัลติเธรด[8]
หลักสูตรสถาปัตยกรรมคอมพิวเตอร์ในมหาวิทยาลัยและสถาบันการศึกษาด้านเทคนิค มักศึกษาเกี่ยวกับสถาปัตยกรรมมิปส์[9] โดยสถาปัตยกรรมนี้มีอิทธิพลอย่างมากต่อสถาปัตยกรรมริสก์รุ่นต่อมา เช่น อัลฟา และในเดือนมีนาคม ค.ศ. 2021 มิปส์ได้ประกาศยุติการพัฒนาสถาปัตยกรรมมิปส์เนื่องจากบริษัทกำลังเปลี่ยนไปใช้สถาปัตยกรรมริสก์-ไฟฟ์[10]
อ้างอิง
[แก้]- ↑ Patterson, David (2014). Computer Organization and Design (PDF). Elsevier. น. 4.16–4. ISBN 978-0-12-407726-3. ข้อมูลเก่า (PDF)จากแหล่งเดิมเมื่อ กันยายน 4, 2019. สืบค้นเมื่อ พฤศจิกายน 28, 2018.
{{cite book}}: CS1 maint: date auto-translated (ลิงก์) - ↑ Price, Charles (September 1995). MIPS IV Instruction Set (Revision 3.2), MIPS Technologies, Inc.
- ↑ Sweetman, Dominic (1999). See MIPS Run. Morgan Kaufmann Publishers, Inc. ISBN 1-55860-410-3.
- ↑ "MIPS32 Architecture". MIPS. ข้อมูลเก่าจากต้นฉบับ เมื่อ มีนาคม 21, 2020. สืบค้นเมื่อ มีนาคม 20, 2020.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ "MIPS64 Architecture". MIPS. ข้อมูลเก่าจากแหล่งเดิมเมื่อ กุมภาพันธ์ 2, 2020. สืบค้นเมื่อ มีนาคม 20, 2020.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ "MIPS-3D ASE". Imagination Technologies. ข้อมูลเก่าจากต้นฉบับ เมื่อ มกราคม 3, 2014. สืบค้นเมื่อ มกราคม 4, 2014.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ "MIPS16e". MIPS. ข้อมูลเก่าจากแหล่งเดิมเมื่อ มกราคม 16, 2021. สืบค้นเมื่อ มีนาคม 20, 2020.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ "MIPS Multithreading". MIPS. ข้อมูลเก่าจากแหล่งเดิมเมื่อ ตุลาคม 26, 2020. สืบค้นเมื่อ มีนาคม 20, 2020.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ University of California, Davis. "ECS 142 (Compilers) References & Tools page". ข้อมูลเก่าจากแหล่งเดิมเมื่อ มีนาคม 21, 2011. สืบค้นเมื่อ พฤษภาคม 28, 2009.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์) - ↑ Turley, Jim (มีนาคม 8, 2021). "Wait, What? MIPS Becomes RISC-V". Electronic Engineering Journal. ข้อมูลเก่าจากแหล่งเดิมเมื่อ มีนาคม 21, 2021. สืบค้นเมื่อ มีนาคม 28, 2021.
{{cite web}}: CS1 maint: date auto-translated (ลิงก์)